L4 1.5.时序逻辑电路实验（数字逻辑）
<p> 本实验的主要内容是熟悉计数器的原理和分类，使用 JK 触发器分别搭建二进制异步计
数 器 、 同 步 加 法 计 数 器 和 同 步 减 法 计 数 器 的 时 序 逻 辑 电 路 ， 并 且 与 集 成 电 路
（74LS163/74LS191）进行对比运行。同时，掌握任意 n 进制计数器的实现方法，基于
74LS163 构造十进制计数器 74LS160 的等效电路；通过计数器级联方式设计一个“时/分/秒”
计时显示的电子钟：秒钟/分钟计数采用 60 进制，时钟计数采用 24 进制，时/分/秒值可重置。 <br></p>
